ＰＩＣ−パソコン間シリアル通信　ＰＩＣ送受信テスト

パソコンからＰＩＣとデータのやり取りをしてみよう！

テストの流れとしては、パソコンから文字列（文字の最後は「CR」）を送ります。　PIC側では、その文字列を受信してバッファに格納していきます。最後の文字データが格納されると、ＰＩＣ側からそれまでのデータを送信出力します。ただし、受信データの格納バッファが途中で一杯になった場合には、受信を終了してデータを送信します。なお、文字列の最後には、メッセージを付加して送信を終了するものとします。

シリアル送受信動作の確認プログラム
図１にシリアル送受信のフローチャートを示します。
プログラムの解説については、「プログラムの説明」の項をご参照ください。

＜受信時のフローチャート＞　　　　　



図１−１．シリアル送受信プログラム
フローチャート（１）



＜フレーミングエラー時の処理＞　　　　　　


図１−２．シリアル送受信プログラム
フローチャート（２）



＜オーバーランエラー時の処理＞　　　　　　

図１−３．シリアル送受信プログラム
フローチャート（３）


＜送信時のフローチャート＞　　　　　　　


図１−４．シリアル送受信プログラム
フローチャート（４）


＜テキストデータの送信＞　　　


図１−５．シリアル送受信プログラム
フローチャート（５）

（注）以下に示すプログラムには、ホームページ画面作成の都合上、空白として全角文字のスペースなどが挿入されています。したがって、下記プログラムリストをそのままコピーしてＭＰＬＡＢのソースファイルとされた場合には、エラーとなることがあります。

→ここをクリックして、下記のプログラムをダウンロードするようにしてください。
　　ファイル名：「rxtx.asm」　サイズ５．８７ｋバイト

→ここをクリックして、下記のオブジェクトファイルをダウンロードするようにしてください。
　　ファイル名：「rxtx.hex」　サイズ４６３バイト

【プログラムの説明】
このプログラムについて、順を追って解説を加えておきましょう。


（１）プロセッサの種別指定
定義の仕方は「PROCESSOR」か「LIST」命令を使って設定します。ここで指定するプロセッサ名称は、パッケージの種類を示すサフィックス（最後の英記号の部分）は不要です。

　　　PROCESSOR　　PIC16F877
　　　　または
　　　LIST　　P=PIC16F877

（２）標準ヘッダーファイルのインクルード
標準ヘッダーファイルとは、各プロセッサが持っているＳＦＲ（Special Function Register）をラベル（記号）で使える様にするため、ラベルとハードウェアの場所とを定義しているファイルです。標準ヘッダーファイルは　「プロセッサ名．INC」というファイル名で統一されて、MPLABのディレクトリに格納されています。従って、これのインクルード方法は下記のようにして行います。
一度、参考までに標準ヘッダーファイルの内容をエディタ等で見ておくことをお勧めします。

　　　INCLUDE 　　　P16F877.INC
　　　　または
　　　#INCLUDE　　　P16F877.INC

（３）変数定義とレジスタ割付
レジスタファイルアドレスを指定するときに、アドレス数値を直接指定することもできますが、数値だけでは間違いも多く、プログラム自身も分かりにくくなってしまいます。そこで、ＥＱＵ命令などを使ってラベルを設定し変数を定義します。レジスタファイルアドレスは、７ビットあるので、００〜７Ｆまで最大１２８個のレジスタが指定できますが、実際に物理的に実装されて汎用的に使用できるレジスタ数はデバイスによって異なっていますので注意が必要です。
ＰＩＣ１６Ｆ８７７の汎用レジスタのアドレスは、２０Ｈ〜７ＦＨ
となっていますので、２０Ｈ以降のアドレスに割り付けます。

（４）プログラムの開始番地の指定
「ORG」はプログラムの開始番地を指定する擬似命令で、ORG以下の実際のプログラム命令が格納されるプログラムメモリ内の位置（アドレス）を指定します。

　　　ORG　　0　　;0番地から格納することを示します。

コンピュータは一般に電源投入時やリセットをすると必ず0番地からスタートするようになっているので、0番地には必ず命令があることが必要です。

（５）Bank 1 へ切替
PICには各種の動作モードを設定するための Special Register と呼ばれるものが用意されています。PICを動作させるためには、まずこのSpecial Registerの設定から始めます。そしてそれらは全て、Register File と呼ぶメモリとして用意されています。その Register Fileは Bank0, Bank1, Bank2, Bank3 とよばれるアドレス空間をもっているため、多少アクセスの仕方が面倒です。つまりRESET後の通常はBank0となっているので、Bank1側のレジスタにアクセスするときはBankの切替えをしてからとなります。またBank0とBank1に同じ物があるときにはどちらでも同じ様に使えます。
Bank1へ切り替える方法ですが、「STATUS」レジスタにある２ビットのRP0、RP1を変えてBankを指定します。デフォルトは、Bank0です。表１にＢａｎｋとＲＰ１，ＲＰ０ビットとの関係を示します。Bank1へ切り替えるためには、ＲＰ０ビットを「１」にします。（ＲＰ１はデフォルトで「０」なので変える必要はない。）

　BSF　　　　STATUS,RP0
「ＳＴＡＴＵＳ」レジスタのＲＰ０ビットを「１」にする。

（６）RC7/RX（入力），RC6/TX（出力）
シリアル通信の入出力ポートとして、受信入力ポート(RC7/RX)と、送信出力ポート(RC6/TX)を使います。他のＲＣポートは使いませんので、とりあえず入力に設定しておきます。したがって、ＲＣ６のみ出力設定にします。
ということで、Ｂ’１０１１１１１１’　（ＢＦＨ）をＷｒｅｇにロードする。


（７）PORTC の設定
Ｗｒｅｇの内容をTRISCレジスタに上書きする。


（８）8BIT,送信許可,非同期,高速，TXSTA レジスタの設定
「シリアル通信機能」の制御用レジスタの解説項目でTXSTAレジスタを参照してください。

TXSTAレジスタの内容

• bit7：　クロック選択指定ビットですが、非同期モードでは無関係です。
  　　　　　とりあえず、CSRC＝「０」とでもしておきます。
• bit6：　9 ビット送信モード指定ビットです。TX9＝「０」で８ビット送信を選択します。
• bit5：　送信許可指定ビット、TXEN＝「１」として許可します。
• bit4：　USART モード選択ビット、SYNC＝「０」で非同期モードにします。
• bit3：　機能なし（とりあえず「０」とでもしておく）
• bit2：　高速ボーレート選択ビット　前述のボーレートの設定で高速モードに指定したので、　
  　　　　　BRGH＝「１」として高速を選択します。　
• bit1：　送信レジスタステータスビット（初期設定は「０」としておく）
• bit0：　送信データの第９ ビット（初期設定は「０」としておく）

ということで、TXSTA→Ｂ’００１００１００’　（２４Ｈ）


（９）ボーレート 9600bps (20MHz：高速設定時), SPBRG レジスタの設定
「シリアル通信機能」のSPBREGレジスタの解説項目で表３．SPBRGの設定値とボーレートを参照してください。ボーレートを９６００ｂｐｓに設定します。表３−１の低速モードや、表３−２の高速モードがありますが、ここでは高速モードの９６００ｂｐｓを選択します。クロック周波数が２０ＭＨｚの場合は、低速モードより高速モードの方がエラーレートが小さいためです。したがって、高速モードの場合のSPBREGは、８１Ｈに設定すればよいことが分かります。
（注）MicroChip社のデータシートは、SPBREGの設定表示は１０進数(decimal)になっていますので注意してください。


（１０）Bank 0 へ戻す
Ｂａｎｋ１での設定が終了した後は、Ｂａｎｋ０に戻しておきます。Bank1へ切り替えるためには、ＲＰ０ビットを「０」にします。（ＲＰ１はデフォルトで「０」なので変える必要はない。）

BCF　　　　STATUS,RP0
「ＳＴＡＴＵＳ」レジスタのＲＰ０ビットを「０」にする。すなわち、Ｂａｎｋ０に戻す。」


（１１）シリアル,8BIT,継続受信許可，RCSTA レジスタの設定
「シリアル通信機能」の制御用レジスタの解説項目でRCSTAレジスタを参照してください。

RCSTAレジスタの内容の決定

• bit7：　シリアルピン指定ビットで、SPEN＝「１」でシリアルポートを許可します。
• bit6：　9 ビット受信モード指定ビットです。RX9＝「０」で８ビット受信を選択します。
• bit5：　シングル受信許可指定ビットですが、非同期モードでは無関係です。
  　　　　　とりあえず、SREN＝「０」とでもしておきます。
• bit4：　連続受信許可ビット、CREN＝「１」で連続受信を許可にします。
• bit3：　アドレス検出許可ビットです。ADDEN＝「０」でアドレス検出はしません。
• bit2：　フレーミングエラーステータスビット。（初期設定は「０」としておく）
• bit1：　オーバーランエラーステータスビット（初期設定は「０」としておく）
• bit0：　受信データの第９ ビット（初期設定は「０」としておく）

ということで、RCSTA→Ｂ’１００１００００’　（９０Ｈ）


（１２）間接アドレス設定　
バッファの先頭アドレスをセット　間接アドレスポインタの初期化
データメモリのアクセス方法に、直接レジスタのアドレスを指定してアクセスする直接アドレッシングのほかに、間接アドレッシングという方法があります。間接アドレッシングは、FSRレジスタ（File Selection Register）と、STATUSレジスタ中のIRPビットを使います。このFSRレジスタがプログラム中で自由に書き換えられるので、プログラム中にバッファなどを作って連続した領域を順にアクセスするのに便利に使えます。また、間接アドレッシングで指定されたデータメモリは、INDFレジスタを経由して間接的にアクセスします。すなわち、指定したデータメモリに書き込む場合には、INDFレジスタに書き込み、指定したデータメモリの内容を読み出すときには、INDFレジスタの内容を読み込みます。
図２に間接アドレッシングでのデータメモリ・アドレス指定についての解説図を示します。

図２．間接アドレッシングのデータメモリ・アドレス指定について

（プログラム例）Bank3の汎用データメモリのアドレス20Hを指定したいとき
STATUSレジスタのRP0,RP1を使ってBankの切り替えをする必要はありません、次のように直接任意のBankをアクセスします。図２のBank指定から、STATUSレジスタのIRPを「１」、FSRレジスタの７ビット目を「１」にします。
また、場所アドレスの指定からFSRレジスタの６〜０ビット目を、20Hにしますが、７ビット目が「１」になっていますので、FSRレジスタは、A0Ｈにします。したがって、

BSF 　　　　STATUS,IRP　　；STATUSレジスタのIRPビットを「１」にする。
MOVLW 　　0A0H　　　　　　；A0HをWregレジスタにロードする
MOVWF 　　FSR　　　　　　　；Wregレジスタの内容をFSRレジスタに格納する。
となります。


（１３）USART 受信割り込みフラグビットのチェック（1:USART 受信バッファがフル, 0:空）
　　　　受信バッファが空であれば LPRCV のラベル間を繰り返す
周辺機能の割り込みのフラグビットが割り当てられているPIR1レジスタのUSART 受信割り込みフラグビット（RCIF）の状態をチェックします。
USART受信バッファがフルであるとすると、RCIFが「１」となり、次の命令で分岐されます。
BTFSS 　　PIR1,RCIF
「PIR1」レジスタのRCIFビットが「１」だったら次の命令をスキップし、ループから抜けます。
GOTO　　　LPRCV
ただし、受信バッファが空の間は、「PIR1」レジスタのRCIFビットが「０」のままですので、LPRCVラベルへ戻ってループを繰り返します。


（１４）フレーミングエラーのチェック（1:エラー,0:正常）
受信ステータスおよびコントロールレジスタであるRCSTAレジスタのフレーミングエラービット（FERR）の状態をチェックします。
BTFSC 　　RCSTA,FERR
「RCSTA」レジスタのFERRビットが正常の「０」だったら次の命令をスキップし、オーバーランエラーのチェックへ進みます。
GOTO　　　FRAME
フレーミングエラー時 FRAME のラベルへジャンプします。


（１５）オーバーランエラーのチェック（1:エラー,0:正常）
受信ステータスおよびコントロールレジスタであるRCSTAレジスタのオーバーランエラービット（OERR）の状態をチェックします。
BTFSC 　　RCSTA,OERR
「RCSTA」レジスタのOERRビットが正常の「０」だったら次の命令をスキップし、受信データの格納へ進みます。
GOTO　　　OVER
オーバーランエラー時 OVERのラベルへジャンプします。


（１６）RCREGレジスタから受信データを読み込む
RCREGレジスタ（受信データが格納されている）内容をWregへロードする。


（１７）バッファに格納
データメモリに書き込む場合には、INDFレジスタを経由して間接的に書き込みます。
MOVWF 　　INDF
INDFレジスタにWregの内容を格納（→間接アドレッシングで指定したデータメモリに格納される）


（１８）受信データから「CR」コードを引く
「CR」コードについては、制御コード表を参照ください。16進で0DHになります。
もし、「CR」コードであれば、このときZフラグビットが「１」になります。


（１９）演算結果がゼロかチェック（受信データは「CR」？）
　　　　受信データが「CR」のとき SENDのラベルへジャンプする
BTFSC 　　STATUS,Z
Zフラグビットが「０」のとき（「CR」コードでなかったとき）、次の命令をスキップし受信動作を続けます。
GOTO　　　SEND
「CR」コードであれば、このときZフラグビットが「１」になりますので、SENDのラベルへジャンプし送信動作に入ります。


（２０）ポインタ ＋１
バッファの間接アドレスポインタを＋１にして、次のアドレスを指定します。
もし、バッファが一杯のとき（アドレス位置が７Ｆ）であれば、＋１にしたときにFSRレジスタが「０」になりますので、Zフラグビットが「１」になります。


（２１）バッファが一杯か、余裕があるかの判断
BTFSS 　　STATUS,Z
Zフラグビットが「１」のとき（バッファが一杯のとき）、次の命令をスキップし受信動作を続けます。
GOTO　　　LPRCV
バッファに余裕あり LPRCVのラベルへ戻り受信を続ける
GOTO　　　SEND
バッファが一杯のときSEND のラベルへジャンプし送信動作に入ります。


（２２）ダミーの入力（RCREGをリードするとFERRがクリアされる）
＜フレーミングエラー時の処理＞
受信時にフレーミングエラーが発生した場合、フレーミングエラービットFREEが「１」となっています。
フレーミングエラービットをリセットする場合には、RCREGレジスタ（USART受信レジスタ）をWregにロードするというダミー命令を実行します。


（２３）「？」の文字コードをWregにロード
　　　　バッファに格納（「？」の文字を格納）
フレーミングエラー時の処理として、「？」の文字コードをバッファに格納しておくことにします。
データメモリに書き込む場合には、INDFレジスタを経由して間接的に書き込みます。


（２４）オーバーランエラーのチェック（1:エラー,0:正常）
正常であれば CHKBF のラベルへジャンプする
受信ステータスおよびコントロールレジスタであるRCSTAレジスタのオーバーランエラービット（OERR）の状態をチェックします。
BTFSS 　　RCSTA,OERR
「RCSTA」レジスタのOERRビットがエラーの「１」だったら次の命令をスキップし、オーバーランエラーのチェックへ進みます。
GOTO　　　CHKBF
正常時 CHKBFのラベルへジャンプし、バッファが一杯かどうかのチェックへ進みます。


（２５）OERRのリセット（ビットCREN のクリアによりクリアする）
＜オーバーランエラー時の処理＞
受信時にオーバーランエラーが発生した場合、オーバーランエラービットOERRが「１」となっています。
オーバーランエラービットをリセットする場合には、RCSTAレジスタ（受信ステータスおよびコントロールレジスタ）の連続受信イネーブルビット（CREN）をクリアすることにより、オーバーランエラービット（OERR）がクリアされます。


（２６）連続受信を許可する
先のオーバーランエラー時の処理で連続受信イネーブルビット（CREN）がクリアされてしまっているので、元の「１」にセットして戻しておきます。


（２７）「？」の文字コードをWregにロード
　　　　バッファに格納（「？」の文字を格納）
オーバーランエラー時の処理として、「？」の文字コードをバッファに格納しておくことにします。
データメモリに書き込む場合には、INDFレジスタを経由して間接的に書き込みます。


（２８）CHKBF のラベルへジャンプする
オーバーランエラーが発生したことを確認するための例です。
CHKBFのラベルへジャンプし、バッファが一杯かどうかのチェックへ進みます。


（２９）バッファの先頭アドレスをセット　間接アドレスポインタをリセットする
データの送信ルーチンに入ったとき、格納されているバッファの先頭に間接アドレスポインタをセットします。
STATUSレジスタのIRPは「１」のまま変化していませんので、あえてセットする必要はありません。FSRの設定を（１２）の項目と同じA0Hにセットします。


（３０）バッファに格納されているデータをWregにロードする
バッファに書き込まれたデータを読み込む場合には、INDFレジスタを経由して間接的に読み込みます。


（３１）送信サブルーチンへ
送信のサブルーチンへジャンプします。


（３２）バッファに格納されているデータをWregに再ロードする
文字コードが「ＣＲ」であるかどうか判断するためにWregレジスタに再ロードします。
バッファに書き込まれたデータを読み込む場合には、INDFレジスタを経由して間接的に読み込みます。


（３３）データから「CR」コードを引く
「CR」コードについては、制御コード表を参照ください。16進で0DHになります。
もし、「CR」コードであれば、このときZフラグビットが「１」になります。


（３４）演算結果がゼロかチェック（データは終了コード「CR」？）
　　　　データが「CR」のとき TEXTのラベルへジャンプする
BTFSC 　　STATUS,Z
Zフラグビットが「０」のとき（「CR」コードでなかったとき）、次の命令をスキップし受信動作を続けます。
GOTO　　　TEXT
「CR」コードであれば、このときZフラグビットが「１」になりますので、TEXTのラベルへジャンプし「終了」の文字コードを送信する動作に入ります。


（３５）ポインタ ＋１
バッファの間接アドレスポインタを＋１にして、次のアドレスを指定します。
もし、バッファが一杯のとき（アドレス位置が７Ｆ）であれば、＋１にしたときにFSRレジスタが「０」になりますので、Zフラグビットが「１」になります。


（３６）バッファにデータが残っているかチェック
BTFSS 　　STATUS,Z
Zフラグビットが「１」のとき（バッファが一杯のとき）、次の命令をスキップし、「終了」の文字コードを送信する動作に入ります。
GOTO　　　LPSD
バッファデータが残っている LPSDのラベルへ戻り送信を続ける
GOTO　　　TEXT
バッファデータが空である。TEXT のラベルへジャンプし、「終了」の文字コードを送信する動作に入ります。


（３７）テーブルポインタのリセット
送信文字列（テープル）の位置を示すテーブルポインタを「０」にします。
（先頭の文字位置に設定）


（３８）テーブルポインタの値をWregへロードする(OFFSET)
送信文字列（テープル）の位置を示すテーブルポインタをＷｒｅｇにロードします。
このときの数値が、プログラムカウンタのオフセットになります。


（３９）テキストデータの読み込みサブルーチンへ
送信文字列が書かれたテキストデータの読み込みサブルーチンへジャンプします。


（４０）Wregレジスタに０を加算する
Wregレジスタには、ＰＣ＋OFFSET相当の文字データ（送信すべき文字）が入っています。ここで文字データに数値「０」を加算します。加算値が「０」ですので、当然加算前後で文字データそのものには変化はありません。ところで、（４０）番のTABLEで定義された文字列の最後の方に０を並べておきました。


（４１）演算結果がゼロかチェック（テキストデータは「０」？）
ゼロステータスが「０」のまま（文字データ有）であったならば、次の命令をスキップします。ゼロステータスが「１」（文字データ無）であったならば、次の命令を実行します。

（４２）テキストデータが終了を示す「０」のとき END_LPへジャンプ
先の判断分岐命令で、ゼロステータスが「１」（文字データ無）であったならば、この命令が実行されます。すなわち、送信終了のループ(END_LP)にジャンプします。


（４３）テキストデータを出力するため送信サブルーチンへ
先の判断分岐命令で、ゼロステータスが「０」のまま（文字データ有）であったならば、この命令を実行します。すなわち、文字データを出力するための送信ルーチンへジャンプします。


（４４）テーブルポインタ ＋１
テーブルポインタの値（オフセット）を＋１します。


（４５）LPTEX のラベルへ戻り繰り返す
LPTEXのラベルまで戻り繰り返す。


（４６）PC＋OFFSET
テキストデータテーブルのサブルーチンに来ると、プログラムカウンタに、Wregの値（オフセット）が加算されます。その加算結果をプログラムカウンタとしますので、そのアドレスで指定された文字データを示すようになります。

ADDWF 　　PCL,F　;プログラムカウンタに、Wregの値（オフセット）を加算し、
　　　　　　　　　　　　　その加算結果をプログラムカウンタする。


（４７）TABLEの定義（PC+OFFSET相当のデータを持って戻る）
DTは、テーブルデータをプログラムメモリ内に定義する疑似命令です。また、データをWregにセットしてサブルーチンから復帰します。すなわち、ＰＣ＋OFFSET相当の文字データを持って戻ります。


（４８）送信するデータを変数（TEMP）に格納
Wregにある送信文字データを変数TEMPに格納して退避させておきます。


（４９）Bank 1 へ切替
送信レジスタステータスビット（TRMT）の状態を確認するため、 TXSTAレジスタのあるBank1へ切り替えます。


（５０）送信可能であるかチェック（1:可能, 0:禁止）
　　　　禁止であれば LPTX のラベル間を繰り返す
TXSTAレジスタの送信レジスタステータスビット（TRMT）の状態をチェックします。
送信が可能であるとすると、TRMTが「１」となり、次の命令で分岐されます。
BTFSS 　　TXSTA,TRMT
「TXSTA」レジスタのTRMTビットが「１」だったら次の命令をスキップし、ループから抜けます。
GOTO　　　LPTX
ただし、送信が禁止の間は、「TXSTA」レジスタのTRMTビットが「０」のままですので、LPTXラベルへ戻ってループを繰り返します。


（５１）Bank 0 へ戻す
「TXSTA」レジスタの送信レジスタステータスの内容を確認したら、Ｂａｎｋ０に戻しておきましょう。


（５２）変数（TEMP）に格納していた送信データをWregにロード
変数TEMPに格納して退避させておいた文字をパソコン側へ送信します。


（５３）TXREGレジスタを通してシリアル出力
Wregに格納してあったデータを、TXREGレジスタにロードすることで、データがシリアル出力されます。


（５４）メインルーチンへ戻る
RETURN命令でメインルーチンへ復帰します。



シリアル送受信動作の確認
図３にパソコンからデータを送るときのAcknowrich表示画面を示します。送信データ入力エリアから文字データを送信できます。データはTEXT/BINARYモードがありますが、TEXTモードで例として、アルファベットａ〜ｚまでの文字列を送信することにしました。キーボードで文字列を入力した後、シフト＋リターンで改行コードを最後につけて送信されます。

図３．データを送るときのAcknowrich表示画面（テキストモード）

図４に、文字列を送信した後のAcknowrich表示画面を示します。通信ログエリアに送受信データが表示されます。
送受信の結果は、色分けして表示されます。デフォルトの設定では、青色文字が送信データで、赤色文字が受信データを示します。送信文字の最後に↓がありますが、これが改行コードを最後につけて送信されたことを意味します。また、受信文字の最後には、「終了」の文字が付加されていることがわかります。

図４．データ送信後のAcknowrich表示画面（テキストモード）

次に、ＰＩＣの入力バッファの確認のため、数字を１から入力していきました。ＰＩＣのプログラムで、バッファ領域はBank3の20H〜7FH（３２〜１２６）と割付ていますから、９５文字分が格納できるはずです。図５に示すように、文字数が９５文字となったときに、赤色の受信データが表示されました。（青色数字が送信データになります。）

図５．入力バッファの確認テスト結果（９５文字まで格納できていることがわかる）

---

---

PC用眼鏡【管理人も使ってますがマジで疲れません】 解約手数料０円【あしたでんき】 Yahoo 楽天 NTT-X Store

無料ホームページ 無料のクレジットカード 海外格安航空券 ふるさと納税 海外旅行保険が無料！ 海外ホテル